【CNMO科技动静】5月25日，于电气电子工程师学会（IEEE）在上海举办的国际电路与体系钻研会（ISCAS 2026）上，华为公司董事、半导体营业部总裁何庭波发表题为"半导体新路径摸索与实践"的大旨演讲，正式发表了引导半导体财产成长的新原则——韬（τ）定律。

华为麒麟芯片

韬（τ）定律提出以"时间（τ）缩微"替换"几何缩微"作为半导体与电子体系演进的新引导原则——经由过程逻辑折叠等立异技能，连续压缩旌旗灯号流传时延，不停晋升晶体管密度，从而实现半导体与电子体系的连续演进。正怎样庭波于演讲顶用通俗比方所注释的那样：传统的摩尔定律就像盖平房，经由过程把砖块（晶体管）做患上愈来愈小，从而于不异面积里塞进更多晶体管，但此刻砖块已经经小到靠近物理极限；而华为最新发布的"韬（τ）定律"则换了一个思绪，经由过程把平房革新成楼房，从而到达进一步晋升机能的目的。

华为立异性地提出了"逻辑折叠（Logic Folding）"等焦点技能，构建了贯串器件、电路、芯片到体系层面的多层级协同优化系统，该系统以体系性降低时间常数τ为方针，旨于驱动各层级机能、能效、晶体管密度的连续晋升。详细而言，于器件层面，经由过程优化晶体管及互连电阻和寄生电容，从物理底层最年夜限度缩微器件级时间常数τ。

于电路层面，经由过程逻辑折叠技能冲破传统平面结构的物理界限，显著缩短要害路径的走线长度并有用降低旌旗灯号流传的电阻及电容负载，实现晶体管密度及电路机能年夜幅晋升；于芯片层面，经由过程"软件、架构、芯片"的全栈软硬芯协同设计，基在现实事情负载实现指令流及数据流的细粒度节制，提高体系级并行度及效率，年夜幅降低端到端履行时间。

于体系层面，界说灵衢总线，重构计较体系互联和谈，实现超节点的同一内存编址及原生内存语义，年夜幅降低体系通讯时延。

何庭波暗示，将在本年秋季面世的麒麟手机芯片率先采用了逻辑折叠技能，机能年夜幅晋升。"麒麟2026"手机芯片是逻辑折叠技能的初次乐成实行，它基在全新的自由逻辑设计理念，由单层扩大至了双层，并实现晶体管密度等指标的年夜幅晋升。"咱们取患了一系列仅靠进步前辈制程工艺难以取患上的前进。"何庭波说，诸云云类的年夜量立异，会慢慢落地到2027年和以后的量产芯片中。

何庭波还有暗示，2020年后，与互助伙伴一路，华为支付了巨年夜努力使手机芯片重回市场。2025年推出麒麟9030Pro后，华为手机芯片进入机能"饱及区"。为此，华为基在以"时间缩微"替换"几何缩微"的新定律，找到了新的路径，使手机芯片机能实现阶跃式晋升。

"将来十年，咱们会连续走向周全折叠，甚至走向更多层的折叠，连续优化从器件、电路，到芯片及体系的全栈机能。"何庭波说，2026到2035年，跟着年夜量摸索性的技能慢慢产物化，晶体管的密度将连续晋升，事情频率将连续增加，将连续推出机能卓着的手机芯片。"咱们的解决方案走患上通，走患上远。咱们新芯片的机能彻底可以连续对于标别的一条路径。"

于这次大旨演讲中，何庭波具体解说了华为怎样把韬（τ）定律运用到智能手机及AI计较范畴的实践。于已往六年的实践中，基在韬（τ）定律，华为已经乐成设计并量产了381款芯片，广泛笼罩了千行百业的需求。估计到2031年，基在韬（τ）定律的高端芯片晶体管密度将到达1.4纳米制程的划一程度。

面临将来，何庭波说："将来必然属在开放互助。于半导体演进的路径上，没有一家企业可以独自完成所有谜底。于韬（τ）定律的路径下，咱们期待与全世界科学家、工程师及财产伙伴合作无懈，配合鞭策半导体与电子财产连续成长。"据悉，这是中国企业初次于全世界半导体范畴提出具备遍及引导意义的财产演进原则，从"缩小空间"转向"压缩时间"，为后摩尔时代的半导体成长指了然一条全新的可连续路径。

版权所有，未经许可不患上转载